PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-168364

(43) Date of publication of application: 22.06.1999

(51)Int.Cl.

H03K 5/13

CONTRACTOR INTERPRETABLE OF THE CONTRACTOR OF TH

H03H 11/26

(21)Application number: 10-251206

(71)Applicant: ST MICROELECTRON SA

(22) Date of filing: **04.09.1998**

(72)Inventor: MARBOT ROLAND

(30)Priority


Priority number : 97 9711022

Priority date: 04.09.1997 Priority country: FR

(54) VARIABLE DELAY CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To provide an output signal having delay against an input signal by weighting and integrating intermediate signals applied to input and overlapping them and obtaining a combined signal. SOLUTION: A primary circuit D1 having prescribed delay receives the input signal e0 and outputs the two intermediate signals m0 and m1. The signals m0 and m1 have a prescribed delay fixed between them. The signals m0 and m1 are applied to the inputs X and Y of a connection circuit and the combined signal is outputted. Control input CD receives a command K (namely, the function of delay instruction CN) showing the weight coefficient of combination executed by the connection circuit C. The combination signal FK is applied to the input of a shaping circuit F and an output signal SK is outputted. Inference is executed based on the standardized value of a related signal and the weight coefficients allocated to the signals m0 and m1 are set to be a value K and a value 1-K (K is 0-1). The circuit C is designed to obtain prescribed combination through the use of integration against time required for obtaining the prescribed value.



LEGAL STATUS

[Date of request for examination]

04.09.1998

[Date of sending the examiner's decision of

07.08.2001

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application

converted registration]

[Date of final disposal for application]

[Patent number] 3470946 [Date of registration] 12.09.2003 [Number of appeal against examiner's decision of 2001-19807

rejection]

[Date of requesting appeal against examiner's

05.11.2001

decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

2 / 2 2004/06/01 11:05

(19) 日本国特許庁 (J P) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平11-168364

(43)公開日 平成11年(1999)6月22日

(51) Int.Cl.6

H03K 5/13

H03H 11/26

識別記号

FΙ

H 0 3 K 5/13

H 0 3 H 11/26

В

請求項の数7 OL (全 15 頁) 審査請求 有

(21)出願番号

特願平10-251206

(22)出願日

平成10年(1998) 9月4日

(31) 優先権主張番号 9711022

1997年9月4日

(32)優先日 (33)優先権主張国

フランス (FR)

(71)出願人 591095720

エステーミクロエレクトロニクス ソシエ

テ アノニム

SGS-THOMSON MICROEL

ECTRONICS SOCIETE A

NONYME

フランス国 94250 ジャンティイ アヴ

ニュガリエニ 7

(72)発明者 ロラン マルボ

フランス国 38360 サスナージュ リュ

シャルル グノー 4


(74)代理人 弁理士 越場 隆

(54) 【発明の名称】 可変遅延回路

(57)【要約】

【課題】 可変遅延回路。

【解決方法】 本発明の遅延回路は、入力で入力信号を 受け、両者の間に遅れがある2つの中間信号を出力する 主回路を備える。本発明の遅延回路は2つのモジュール を備え、これらは重み付けと、積分効果とを中間信号お よびその共役信号に行い重畳して生じる結合信号を出力 する。各モジュールは放電回路および充電回路を備え、 各回路は切り替え手段を有し、この切り替え手段はコモ ンラインと第1の電源電位との間、およびコモンライン と第2の電源電位との間の接続を、まず最初に可変抵抗 器によって、第2に、2つのモジュールがキャパシタの 充電・放電に永久的に参加することを保証する可変でな い抵抗器によって制御する。この遅延回路はCMOS技 術回路で特に有用である。



【特許請求の範囲】

【請求項1】 入力信号に対して、遅延命令の関数として調整可能である遅れを有する出力信号を提供する遅延回路であって:

- 入力信号を受け、第1 および第2 の中間信号を出力する主回路であって、第1 および第2 の中間信号の間に固 ・定された一定の遅延がある主回路と、
- -上記第1 および第2の中間信号がそれぞれの入力に印加され、入力に印加されたこれらの信号を制御変数の関数である重み付けおよび積分を行って重畳して生成する 10 結合信号を出力する二入力結合回路と、
- -上記結合信号を受け、出力信号を出力し、関値効果を[「]有する整形回路とを備え、上記結合回路が:
- -命令を表す制御変数を受ける制御入力と、
- -電源電位に接続されたキャパシタを備えるコモンラインと
- -上記第1および第2の中間信号によってそれぞれ制御され、上記コモンラインの電位が結合信号の測定値となる上記コモンラインの充電用および放電用の第1および 第2のモジュールとを備え、

上記遅延回路の各モジュールが放電回路および充電回路を備え、各回路が切り替え手段を有し、この切り替え手段がそれぞれコモンラインと第1の電源電位との間およびコモンラインと第2の電源電位との間の接続を、まず第1に可変抵抗器によって、第2に前記2つのモジュールのキャパシタの充放電に常に寄与する可変でない抵抗器によって制御し、上記各モジュールの放電回路および充電回路の上記切り替え手段が上記中間信号によって活性化されることを特徴とする遅延回路。

【請求項2】 結合回路が2つの中間信号のうち1つし 30 か受けないとき、上記一定の遅延が結合信号によって示される遷移時間よりも小さい請求項1に記載の遅延回路。

【請求項3】 上記重み付けが結合回路の各入力信号の、重み係数による重み付けで構成され、重み係数の値が制御変数の関数であり、2つの重み係数の合計が一定であり、上記各モジュールの放電・充電回路の可変抵抗器が上記中間信号のうち1つの重み係数に反比例する値をとるように制御されている請求項1または2に記載の回路。

【請求項4】 各モジュールの可変抵抗器が、上記モジュールに関する中間信号の重み係数の関数として選択的に並列接続することができる基本抵抗器の組によって設定される請求項1から3のいずれか一項に記載の遅延回路。

記載の遅延回路。

【請求項6】 充放電モジュールが重み信号によって制御された3つのアームおよび常に導通している1つのアームを備えている請求項1から5のいずれか一項に記載の遅延回路。

2

【請求項7】 主回路が直列接続された1組のバッファメモリによって形成され、各バッファメモリが信号をその出力で遅延させ、この出力では少なくとも第1 および第2の遅延信号が得られ、入力信号および遅延信号が第1マルチプレクサおよび第2マルチプレクサの入力に印加され、第1 および第2中間信号がこのマルチプレクサから出力される請求項1から6のいずれか一項に記載の遅延回路。

【発明の詳細な説明】

[0001]

【発明が属する技術分野】本発明は可変遅延回路であって、その遅れが遅延命令の関数として調整可能である可変遅延回路に関するものである。この遅延命令は変数の形をとることができる。

20 [0002]

【従来の技術】可変遅延回路の用途は非常に多い。これ 5遅延回路は例えば2つの論理信号間の位相の調整に用 いちれる。この場合、2つの信号のうち1つは遅延回路 の入力に供給される。遅延回路の遅れの調整はこれら2 つの論理信号間の補償すべき位相のずれの測定によって 制御される。

【0003】位相同期ルーブはこの場合アナログまたは デジタル設定信号によって設定することができる。信号 の伝送による妨害および減衰の影響を受け難いため、大 抵はデジタル法が好ましい。さらに、集積回路の形態の 実施例の場合は、このデジタル法は製造上のばらつきの 影響を受け難い。

【0004】デジタル制御された遅延回路の第1に知られている作製方法は、一連の基本ゲート、例えばインバータ型のものの使用することからなる。全てのゲートはデジタル制御された相互接続システムと組み合わされており、このシステムはカスケード接続する基本ゲートの個数を変えることができる。しかし、このような回路の用途は、遅れの設定の精度を基本ゲート固有の遅れの精りまり高くする必要がない場合に制限される。

【0005】別の知られている方法は、抵抗器/キャバシタ型回路の使用することからなる。この回路では、抵抗器はデジタルコマントの関数として互いに並列接続された複数の基本抵抗器からなる。この場合、遅れは回路の時定数によって固定される。全ての基本抵抗器が同じ値を有する場合は、得られる遅れはこの場合選択された抵抗器の数に反比例する。ここで、設定範囲を通して一定の設定精度を得るために、設定した数値変数に遅れをリンクする関数をできる限り線形関数に近づける必要がある。したがって、上記の方法によって得られるレスポ

ンスは双曲線型であるため、線型関数からほど違い。レ スポンスを線型に近づけるためにはこの場合基本抵抗器 のサイズを、かなり精密に全て互いに異なる値に決める 必要がある。しかし、集積回路の場合との結果を得るの は極めて困難である。さらに、位相を調整しなければな らない各信号ととにこのような回路を設ける必要があ

3

【0006】例えば遅延回路が、"Circuit verrouille en phase et multiplieur de frequence en resultant" (フェーズロック回路およびそれから得られる周波数逓 10 倍器)と題された、1991年1月30日出願、公開第0,441, 684号の欧州特許出願に記載の型のフェーズロック回路 に用いられるように設計される場合、この回路に必要な 空間のためおよび製造上のばらつきの影響を受けやすい ために、上記の方法では十分ではない。

[0007]

【発明が解決しようとする課題】本発明の目的は、高精 度の設定と同時に、相当の時間間隔において、一定の設 定精度に近づけるために遅延命令の関数である遅れの線 型的なレスポンスを十分な近似で保証する遅延回路を提 20 供することにある。

【0008】"Circuit a retard variable"(可変遅延 回路) と題された、フランス国特許第2,690,022号で は、遅延命令の関数である遅れの線型的なレスポンスを 提供する可変遅延回路が示されている。しかし、ととで 提供される遅れの範囲の幅は技術的に十分なものではな

【0009】 この問題に応えて、"Procede et disposit if de reglage de retard a plusieurs gammes"(複数 の範囲を有する遅れを設定するための方法と装置)と題 30 された、フランス特許第2,689,339号では、多数の範囲 の概念を扱っている。しかし、実際には、遅延命令の関 数である遅れの線型性に問題が見られる。

[0010]

【課題を解決するための手段】本発明の回路の目的は、 入力信号に対して遅れを有する出力信号を出力する遅延 回路にある。この出力信号は遅延命令の関数として調整 することができる。本発明の遅延回路は主回路と、結合 回路と、整形回路とを備えている。主回路は入力回路の 出力を受け、両者の間に固定された一定の遅延がある2 40 つの中間信号を出力する。結合回路は2つの入力と、命 令を表す制御変数を受ける1つの制御入力とを有する。 【0011】 これら中間信号は結合回路の2つの入力に 印加される。結合回路は出力で結合信号を出力する。と の結合信号はその入力に印加される中間信号を、重み付 けおよび積分して、重畳させることによって得られる。 結合信号の重み付けは結合回路の入力における各信号 を、重み係数で重み付けすることで構成されている。重 み係数の値は制御変数の関数である。

【0012】結合回路によって出力される結合信号は整 50 る主回路であって、第1および第2の中間信号の間に固

形回路の入力に印加される。整形回路は関値効果を有す る。結合信号が積分効果によって特定の閾値に達すると き、整形回路は活性化信号、出力信号を生成する。

【0013】したがって、入力信号に対する出力信号の 有効な遅れは結合信号のレベルに依存する。結合信号の 最大および最小の振幅は遅延命令から独立しているのが 望ましい。そのために、2つの重み係数の合計は一定で ある。

【0014】実際には、結合回路への積分は積分回路ま たは時定数回路によって生成され、積分回路または時定 数回路は結合信号の極値のレベルを規定する飽和効果を 常に有している。遷移時間は、中間信号に関係する重み 係数のうちの1つがゼロであるとき、結合信号が線型ま たは準線型関数に従って変化する時間と定義される。 【0015】遷移時間より短い、固定された一定の遅延 を検出するということは、入力信号に対する出力信号の 遅れが重み係数の関数として不連続性を全く持たないと とを保証することである。遅延命令の関数である遅延の 変化が設定範囲を通して命令値の事実上の線型関数に従 って変化できるように、一定の遅延を有する結合回路お よび/または主回路は、との一定の遅延が遷移時間の半 分になるように設計することができる。

【0016】上述のフランス国特許第2,690,022号に記 載の回路において、遅れの範囲の幅の拡大を妨げるの は、固定された遅延と遷移時間とをリンクするこの制約 である。実際に、遅れの範囲は固定された遅延回路によ って規定される。ととで、との一定の遅延を増加させる と、遷移時間の半分に等しい一定の遅延を定義する条件 に対するレスポンスはもはや存在しない。この条件は入 力命令に対する出力信号の遅れの線型性を保証するもの である。この問題を解決するために、上記特許第2,689、 339号は主回路を変更している。この発明では一連のカ スケード接続された遅延回路が設定されている。これら のカスケード接続された遅延回路の出力はマルチプレク サに接続されている。このマルチプレクサは、両者の間 に固定された一定の遅延を(前例と同様に)有し且つ共 に入力信号に対する基本的な遅延を有する一対の信号を 中間信号として選択する際に用いられる。この場合、こ の範囲が変化すると、技術的な要因による遅延のギャッ プまたは不連続性が観察される。不連続性が負の場合、 サーボ制御配列では許容値に平衡する設定を見つけだす ことができない。この発明では、この問題は結合回路を 変更することによって解決し、実際に、全範囲を探索す るととができる。

[0017]

【発明の実施の形態】本発明の目的は、入力信号に対し て、遅延命令の関数として調整可能である遅れを有する 出力信号を提供する遅延回路であって:

-入力信号を受け、第1および第2の中間信号を出力す

定された一定の遅延がある主回路と、

-上記第1 および第2 の中間信号が2 つの入力に印加され、この2 つの入力に印加された信号を制御変数の関数である重み付けおよび積分を行って重畳して生成する結合信号を出力する二入力結合回路と、

--上記結合信号を受け、出力信号を出力し、関値効果を 有する整形回路とを備え、上記結合回路が:

-命令を表す制御変数を受ける制御入力と、

- 電源電位に接続されたキャパシタが接続されたコモンラインと、

-上記第1および第2の中間信号によってそれぞれ制御され、上記コモンラインの電位が結合信号の測定値を構成する上記コモンラインの充電用および放電用の第1および第2のモジュールとを備え、上記遅延回路の各モジュールが放電回路および充電回路を備え、各回路が切り替え手段を有し、この切り替え手段がそれぞれコモンラインと第1の電源電位との間およびコモンラインと第2の電源電位との間の接続を、まず第1に可変抵抗器によって、第2に前記2つのモジュールのキャバシタの充電・放電に永久的に寄与する可変でない抵抗器によって制20御し、上記各モジュールの放電回路および充電回路の上記切り替え手段が上記中間信号によって活性化されることを特徴とする遅延回路にある。

【0018】本発明の対象はさらに、CMOS技術を使用できるように特に設計された実施例である。この実施例並びに本発明の他の観点および利点は添付図面を参照した以下の説明からより良く理解できよう。下記実施例は単に参考として挙げたものであって、本発明の範囲を限定するものではない。

[0019]

【実施例】本発明の遅延回路は図1の概略図で示されている。本発明の遅延回路は固定された一定の遅延を有する一次回路D1を備えている。回路D1は入力信号e0を受けて出力において第1および第2中間信号m0およびm1を出力する。

【0020】信号m0およびm1はそれらの間に固定された一定の遅延Tがある。信号m0およびm1はそれぞれ結合回路Cの入力XおよびYに印加され、この結合回路Cは結合信号fKを出力する。結合回路Cは制御入力CDを有し、制御入力CDはこの回路Cによって実施さ 40れる結合の重み係数を表すコマンドKを受ける。このコマンドKは遅延命令CNの関数である。

【0021】結合信号FKは整形回路Fの入力に印加され、この整形回路Fは出力信号SKを出力する。以下の説明では分かりやすいように、関連する信号の標準化された値に基づいて推論し、信号mOおよびm1に割り当てられた重み係数がそれぞれ値Kおよび値1-K(Kは0から1)であると仮定することにする。したがって、回路CはgKからFKを得るのに要する時間に対する積分を用いて結合

【式1】 $gK = K \times m0 + (1 - K) \times m1$ を得るように設計されている。

【0022】信号e0は第1バッファメモリT1の入力 でもある回路の入力Eに印加される。図示した好ましい 実施例では、3個の同一のバッファメモリT1、T2お よびT3が直列接続されている。これらは固定された一 定の遅延を信号 e 0 にシリアルに導入するために用いら れる。一定の遅延は全てTに等しく、信号e0はT、2 T、3 T等の遅れを生じさせるのが好ましい。しかし、 10 との遅延は互いに相違させることができる。信号 r 1 は バッファメモリTlの出力に、信号r2はバッファメモ リT2の出力に、信号r3はバッファメモリT3の出力 に発せられる。第1のバッファメモリの入力は第1のマ ルチプレクサMUX0の2つの入力のうちの1つに接続 されている。バッファメモリT2の出力はこのマルチブ レクサMUX0の他方の入力に接続されている。バッフ ァメモリT1およびT3は第2マルチプレクサMUX1 の2つの入力に接続されている。マルチプレクサMUX 0 およびMUX 1 の出力は結合回路Cの入力に接続さ れ、遅れの補間が行われる。結合回路の出力信号fKは 整形回路 F に入力される。結合回路は2つのモジュール U0およびU1で構成されている。補間は信号e0と信 号rlとの間、または信号r2と信号rlとの間、また は信号r2と信号r3との間で得ることができる。これ ら3つの組み合わせは、それぞれの信号間に等しい一定 の遅れTを有する組み合わせのみである。これら3つの 組み合わせ信号を結合回路の入力に送信することによっ て、一定の範囲の遅れが得られることは確かである。信 号e0と信号r3との組み合わせは結合回路の入力に印 30 加されることはない。これは、この2つの信号間の遅れ があまりに大きく、上述の線型性の条件に合わないこと による.

【0023】とのようにして、複数の範囲の遅れを次々に配するととができる。これらの範囲の順番は、0から Tの範囲で可変の遅れを発生させるために第1の組み合わせe0r1を用い、TからT2の範囲で可変の遅れを発生させるために第2の組み合わせr1r2を用い、2 Tから3Tの範囲で可変の遅れを発生させるために第3の組み合わせr2r3を用い、同様にして、使用するバッファメモリの数およびマルチプレクサの容量で決まるが、これらが本発明の遅延回路の遅れの動的な範囲の合計(total dynamic range)を調整している。

【0024】図2から図9に示す曲線を用いて図1の回路の動作を説明する。とれらの曲線は、Tより長い時間 T'である一定の遅れを有する単純な回路D1を導入して遅れの範囲を直接増加させることを行わなかった理由を説明している。とれらの曲線は、まず最初に、信号m0と信号m1との間の固定された一定の遅れてと遷移時間tmとを比較して、結合信号FKおよび出力信号sK50の性質を説明する。遷移時間tmは、結合回路が信号F

6

Kの値をKが0または1のときに最小値から飽和する値にする時間である。さらに、これらの図は、一定の遅れては固定されていると仮定した場合の、遷移時間 t mの異なる値に関して係数Kの関数である遅れ t Kの変化を示す。

【0025】Tがtm/2からtmである場合を図2お よび図3に示す。図2(a)に示すタイミング図は結合 回路Cの入力XおよびYに印加された信号mOおよびm 1を示している。信号m0は論理信号であるため、第1 レベルと第2レベルとの間に急勾配の遷移エッジを有 し、それより大幅に遅れて、信号m0をその第1レベル に復元する別のエッジ (図示せず) が続く。立ち下がり エッジ(トレーリングエッジ)は遅延することが求めら れる信号ROのパルスの終わりを表す。このパルスの期 間はT、2T、3T等と比較して長い。遅延信号m1は mOと等しい信号として示されているが、回路DIによ って規定された遅れTの分だけ遅延されたものである。 実際には、信号m0のエッジは、信号m0が結合回路C の閾値S1に達する瞬間に結合回路Cに利用されてい る。一般に、閾値S1は信号m0の最小レベルと最大レ 20 ベルとの平均レベルに対応する。これは信号mlについ ても同様である。閾値が平均レベルに設定される場合 は、これらの信号m0およびm1は示された形とは異な る形であってもよい。遅れTは、信号m0が閾値に達す る瞬間と信号m 1 が閾値に達する瞬間との間の時間 (時 間差)と定義される。

【0026】図2(b)のタイミング図は重み係数Kの各値に関する結合信号FKを表している。当然、示された信号の形は実回路で得ること可能な信号を単純化して表現している。しかしながら、この表現は現実からかけ離れてはいないことは注意する必要がある。特に、飽和の定常レベルは常に見られる。これは曲線F1(K=1)ではt=tmから、他の曲線ではt=tm+Tで見られる。バルスの積分値はいかなる場合でも最終的には、電源電位の値に制限される。整形回路Fでは、信号FKは関値S2と比較され、関値S2は信号FKの最小レベルと最大レベルとの平均レベルにあるのが好ましい。比較器が切り替わるとき、信号e0に対して遅れることが求められていた出力信号が生成される。

【0027】信号F1はKが1、すなわち信号m1に印加された重み係数がゼロである場合に対応する。信号F1は台形の形を有し、立ち上がりエッジ(リーディングエッジ)は信号m0が関値S1に達する瞬間に対応する瞬間ゼロから始まる。信号F1は飽和レベルに達する瞬間 t mまで線型に増加し、定数の積分はアフィン関数(fonction affine)である。

【0028】信号F0は信号m0に印加された重み係数 Kがゼロである場合に対応する。この信号F0は信号F 1を遅れ丁だけ後に再生するものである。これら2つの 極限の場合以外の重み係数に関しては、結合信号は曲線 50

FK1およびFK2によって示される形を有する。結合 信号を表す曲線はこの場合3つの異なる部分Pa1、P a2、Pa3を有する。部分Pa1は、信号mlが閾値 S1に達するまでの時間に対応する。信号Fkiはこの 場合信号mOに対してのみ正比例する。Fkiを表す曲 線の部分Pa3は、信号F1が飽和に達するときに始ま る時間に対応する。信号Fkiはこの場合信号mlに対 してのみ正比例する。部分Pa2は、信号m1が閾値に 達してから信号F1が飽和に達するまでの時間に対応す る。信号F1およびF0はそれぞれ瞬間t1およびt0 で閾値S2に達し、一方、信号FKiは瞬間Θiでとの 閾値に達する。tlとtOとの間の差は遅れTに等し い。したがって、入力信号に対する結合信号のそれぞれ の最小および最大の遅延は、それぞれt1からt0の間 に含まれる。その結果、一般に得られる遅れはtlから t1+Tの範囲の値Θを有することになる。

【0029】図2(c)のタイミング図は、図2(b)

のタイミング図に示された3つの場合のそれぞれにおけ る整形回路Fの出力信号を表している。すなわち、信号 S1およびS0はそれぞれ瞬間 t 1 および t 0で1つの エッジを有する。所定の係数Kに関しては、出力信号S Kは信号S1に対して値TKの分だけ遅延されたエッジ を有することになり、この場合、値TKは0からTの範 囲の値で、すなわちm0に対してt1+Tとなる。 【0030】図3は0から第1の値K1の範囲のKに関 して、TKはTからtm/2の範囲で正弦曲線で変化す ることを示している。この第1の値K1はtmに等しい 遅れΘと一致するm1の係数しての1-Kに対応する。 OからK1の範囲のKに関して、得られた値⊖は遅れの 特性であり、実際に曲線FKの部分Pa3と水平部分と の間で測定される角α2の余弦につれて変化する。これ は例えば、曲線部分Pa3を含む直線の式を確立し、K 1が1-tm/2Tに等しいという計算をして容易に証 明することができる。

【0031】同様に、K2から1の範囲のKに関して、得られた値 Θ は遅れの特性であり、曲線FKの部分Pa1と水平部分との間で測定される角 α 1の余弦につれて変化する。K1の計算と同じ方法で、K2=tm/2Tを計算することができる。K1とK2との間で、曲線FKの部分Pa2はF1およびF0と平行である。実際にてれは2つの平行な直線の線型結合の結果であり、この直線はF0およびF1を表す曲線を有している。したがって、K1からK2の範囲のKに関して、遅れの値 Θ はKの線型関数の結果である。

【0032】図4および図5はTがtmである場合を表している。この場合、上記の値K1およびK2は等しく、Kの関数である遅れTKの直線部分はなくなっている。Kが変数であると仮定した場合、遅延関数TK'は直線になることはない。

【0033】図6および図7はTがtmより大きい場合

を示している。との場合、信号 f Kの部分Pa2は水平 である。これは、部分Pa2が、この間水平であるF1 とFOとの線型結合であることによる。 Kが1/2の場 合は、信号fKのこの水平部分は遷移閾値S2のレベル に位置している。遅れはこの場合完全には定義されな い。遅れは図6(c)のタイミング図の間隔乙のどこか の部分で、図7に示された、Kの関数である曲線TKの そのレベルで不連続を生じる。

【0034】図8および図9はTがtm/2より小さい 場合を表している。この場合、閾値S2には曲線fK' の部分Pa2でしか達することができず、このレスポン スは図9に見られるように必ず直線である。

【0035】したがって、遅れ[○]が重み係数Kの関数と してどのように変化するかは、主に上記のように定義し た遷移時間 t mおよび固定された一定の遅延Tに依存し ている。遷移時間tmは入力信号eOに対する出力信号 s Kの最小の遅れt 1を定義する。完全な直線の場合 は、すでに考察した一例のように、この最小の遅れは遷 移時間の半分である。本発明では、この遅れ時間の問題 を解決するために、複数の直列接続した遅延回路を備え ている。信号の結合eOrl、rlr2およびr2r3 の間に存在する遅れに関しては、tmより小さい値Tを 有するように選択するのが好ましい。しかし、これは必 須ではない。その場合、ある程度の直線性が失われると ともある。

【0036】上記の分析によって、主回路および結合回 路に与えるべき大きさに関するいくつかの結論を引き出 すことができる。まず、重み係数Kのしたがって遅延命 令の関数である遅れTKの全ての不連続性を防止するた めに、Tは好ましくはtmより小さくなければならな い。第2に、Tがtm/2以下になると、遅れTKの線 型レスポンスはKの関数として得られる。したがって、 定数としてのtmに関しては、Tがtm/2であるとき に線型レスポンスが得られることになり、しかも最大の 設定範囲が得られる。

【OO37】固定された一定の遅延Tは遅れの設定範囲 を決定するものである。したがって、特定の範囲では、 tm=2Tを選択することによって線型レスポンスを常 に得ることができる。しかし、より短い遷移時間を選択 して、遷移時間 t m に直接依存する最小の遅れ t 1 を減 40 少させることが必要であろう。一般に、Tおよびtmの。 選択は、最小の遅れと、遅れの設定範囲と、遅延命令に 対する遅れの線型性との間の妥協の結果である。

【0038】図10および図11はCMOS技術を利用 した、結合回路Cの概念的実施例に関するものである。 図10はCMOS実施例を容易に理解するために使用す るその概略図である。図10の回路はコモンラインLの 第1の充電・放電モジュールU0および第2の充電・放 電モジュールU1を備えている。コモンラインLはキャ

グラウンド、または別の定電位に接続される。この定電 位はVddにすることができ、回路の動作はこの場合逆 転される。コモンラインの電位は結合信号の測定結果と なる。各モジュールU0、U1は充電回路PCと、放電 回路DCとを備えている。各充電回路PCは、モジュー ルU0用に可変抵抗器R0*を、モジュールU1用に可 変抵抗器R1*を備え、さらにU0用にスイッチP0 を、U1用にスイッチP1を備えている。また、各放電 回路DCは、モジュールUO用に可変抵抗器ROを、モ 10 ジュールU1用に可変抵抗器R1を備え、さらにU0用 にスイッチNOを、U1用にスイッチN1を備えてい る。各スイッチは、ラインしと充電回路用の電源電位V ddおよび放電回路用のVssとの間で、各スイッチに 組み合わされた抵抗器の接続を制御する。ユニットU0 およびUlのスイッチは信号mOおよびml、並びにそ の相補信号m0 *およびm1 *によってそれぞれ制御され

【0039】可変抵抗器R0、R0*は重み係数Kに反 比例する値を取るように制御され、一方、ユニットU1 20 の抵抗器R1、R1*は1-Kに反比例する値を取るよ うに制御されている。ラインLの電位は結合信号 f Kの 測定値となっている。

【0040】図10の回路の動作を説明するために、ラ インLは初期電位Vddで充電され、信号m0およびm 1の初期値はゼロであると仮定することにする。スイッ チPOおよびP1はこの場合閉じており、一方、NOお よびN1は開いている。信号e0がアクティブになる と、スイッチNOは閉じられ、スイッチPOは開く。回 路はこの場合ラインLのキャパシタによって規定された 30 時定数と、抵抗器R O およびR 1 *を並列接続したのと 同じ値の抵抗とを有する。ROおよびR1*はそれぞれ Kおよび1-Kに反比例しているため、時定数はKとは 独立している。ラインLはこの場合値Vddから値(1 -K) Vddまで、この時定数で放電される。この放電 はこのようにして、信号m 1 がアクティブになる時点ま で継続する。そして、スイッチN1は閉じられ、スイッ チP1は開く。ラインしはこの場合上記と同じ時定数で ゼロへ向かう放電を継続する。信号m0が再度イナクテ ィブになると、スイッチPOは閉じてスイッチNOは開 く。これはラインしを電圧K・Vddまで充電するため の回路を設定する。mlが再度イナクティブになると、 初期状態に戻る。

【0041】図11は図10の回路に対応する詳細なC MOS実施例を示している。図11はフランス国特許第 2,690,022号に記載の図2に従う。充電回路PCおよび 放電回路DCは、それぞれPチャネルおよびNチャネル のMOSトランジスタによって構成されている。可変抵 抗器RO, . . . , R1*は信号k0, . . . , kiと その相補信号k0*, ..., ki*とによって制御され パシタC1に接続されている。キャパシタC1はさらに 50 る並列接続されたMOSトランジスタによって形成され ている。組み合わされるスイッチはMOSトランジスタのドレイン/ソースパスによって形成され、このトランジスタのゲートは関係する信号 e 0, e 1を受ける。時定数を定義する構造上のキャバシタンスはラインしに接続されたアクティブなMOSトランジスタのドレイン/ゲートキャバシタンスによる。

11

【0042】回路の設計上、結果として生じるキャパシタンスは一定に維持され、Kの値とは独立している。さらに、各充電または放電回路の可変抵抗器を構成しているMOSトランジスタは、その抵抗が制御信号k0,...,ki、k0*,...,ki*の重みに応じて2の累乗で変化するような大きさにすることができる。図11は入力にe0を受けるよう接続され、信号m0およびm1を出力する遅延回路D1を再度示している。この図はさらにfKからsKへ変換する整形回路Fを示している。

【0043】m0が1であるとき、導通しているのは図の最下部のトランジスタである。したがって、キャパシタC1は放電される。m0が0であるとき、導通しているのは図の最上部のトランジスタである。キャパシタC 201はこの場合充電される。

【0044】モジュールU0のコマンドが有効化されると、すなわち全てのkiの値が1であり、m0が0であるとき、キャパシタンスC1は最小の遅れを伴って充電される。この場合、設定時またはプログラミング時に値kiを0にすることができる。kiの値は、課すべき遅れが決定されると、変更されることはもはやなくなる。したがって、必要に応じて徐々に、モジュールU1のブランチは活性化される。キャパシタC1は充電され続けるが、一定の遅れを伴っている。最後に、全てのコマンドkiが0であるとき、電流はモジュールU1にしか流れず、この場合遅れはキャパシタC1の充電に対して最大である。

【0045】キャパシタを放電する段階は上記の充電の 原理に従うが、m0は1に等しく、さらにm1は1に等 しい。このようにして、信号m O およびm 1 の立ち上が り(0から1への変化)およびこの立ち下がり(1から 0への変化)のための遅れを得ることができる。遅れの 線型性を保証するために、キャパシタをVddまで充電 する必要がある。したがって、まず、完全にVddに充 40 電するためにパルスをかなり長くする必要がある。周波 数100MHzに対応する5nsの高レベルを有するパ ルスeOを用いることによって、この点は問題がない。 【0046】キャパシタC1の電位は、ノードしで読取 ることができ、信号SKの電位である。この電位が整形 回路Fの閾値に達するときにのみ、信号SKは切り替わ る。図11の図面から、信号m0とm1との間の遅れに よってのみ決定される遅れの範囲が得られる。ことで、 技術的観点から、今度はより大きい遅れの範囲が必要と

ステムが提供されている。しかし、この方法は図12 および図13を参照して説明されるように必ずしも十分なものではない。この方法は本発明では図14 および図15で示す回路によって改良されている。

【0047】図12は図11の回路の入力Eと出力Sと の間の遅れをデジタル制御信号の関数として表した曲線 を示している。5つの特性点を曲線上に見ることができ る。点Aは最小の遅れ、したがって結合回路に入るのが 信号 e O および r 1 であり、100%の電流がモジュー 10 ルU0を流れる場合に対応している。点Bは、信号e0 および r 1 が結合回路に入り、~100%の電流がモジュ ールUlを流れる最大の遅れに対応している。AからB への区間は範囲P11を構成している。導入すべき遅れ が点Bの遅れより大きいとき、マルチプレクサMUXO のみが切り替わる。この場合、第2の遅れの範囲P12 に達することができる。この第2の範囲P12は点Cで 終わり、100%の電流がモジュールU0を流れる状態 である r 1 と r 2 との間の最大の遅れに対応する。実際 には、望ましい接続モードの利点によって、図11およ び図15の回路の対称性を考え、マルチプレクサ(MU X0) のみを切り替えることができる。次いで、マルチ プレクサMUX1が切り替わる番になり、信号r1は信 号r3に代わる。このようにして遅延曲線の第3の範囲 P13を開始することができ、点Dに達する。この点D は100%の電流がモジュールU1を流れる状態である r2とr3との間の最大の遅れに対応している。遅延曲 線の第1の範囲に位置する点Hについて考察すると、と の点Hでは、約90%の電流がモジュールU0を流れ、 10%の電流がモジュールU1を流れているといえる。 【0048】しかし、この曲線は理論にとどまってい る。実際に得られるのは、図13に示す曲線である。と の曲線から、マルチプレクサが切り替わるときにデジタ ルコマンドの関数である遅延曲線の非線型性が存在する ことがわかる。この非線型性は平坦部分MHで表され、 水平または、さらにひどいと、下方へ傾いている。点X はある範囲の最後の点を示し、点X'は次の範囲の最初 の点を示す総称とする。との2つの点XおよびX'の位 置では線型曲線を得るために用いることができない。さ らに、点XとX'とをつなぐ平坦部分MHは立ち下がり 部分であるため、線型曲線は単調にさえなることはな い。この種の問題は電流リーク、出力から入力への電荷 の再注入またはキャパシタC1における電荷分布の問題 によって説明することができる。

【0046】キャパシタC1の電位は、ノードLで読取ることができ、信号SKの電位である。この電位が整形回路Fの関値に達するときにのみ、信号SKは切り替わる。図11の図面から、信号m0とm1との間の遅れによってのみ決定される遅れの範囲が得られる。ここで、技術的観点から、今度はより大きい遅れの範囲が必要となる。そういうわけでマルチプレクサを有する図1のシ 50 * R1およびR1*に並列接続されている。これら可変

でない抵抗器はKに依存することはない。これら可変で ない抵抗器は各モジュールU0およびU1がラインLの 充電または放電に常に寄与することを保証している。こ のようなアセンブリの値は、この回路の詳細な説明を提 供している図15を検討することによって特定されよ う。

13

【0050】図15は図11の回路を再度取り上げてい る。マルチプレクサMUXOおよびMUX1、並びにバ ッファメモリT1、T2およびT3が遅延回路D1を構 成している。結合回路Cを構成している2つのモジュー 10 ルU0およびU1のそれぞれに対して、並列接続したア ームが追加されている。これらのアームはそれぞれ、2 つの直列接続したPチャネルトランジスタおよび2つの 直列接続したNチャネルトランジスタを、直列に備えて いる。 U0用のPチャネルトランジスタP01および PO2、U1用のPチャネルトランジスタP11および P12は、図11に示された回路のU0およびU1の充 電回路の既存のPチャネルトランジスタと同様な役目を する。この新しいU0用のNチャネルトランジスタNO 1 およびNO2、U1用のNチャネルトランジスタN1 1およびN12は、U0およびU1の放電回路において 同様な役目をする。スイッチの役目をする追加されたト ランジスタP01、N01、P11およびN11は依然 として信号m0およびm1に接続されている。しかし、 可変抵抗器の役目をするトランジスタ、すなわちPO 2、N02、P12およびN12は常に給電される: 追 加されたNチャネルトランジスタNO2およびN12は 電位Vddに接続され、追加されたPチャネルトランジ スタP02およびP12は電位Vss k 接続されてい る。これらはコマンドKまたはK'に依存していない。 したがって、追加のアームは依然として導通している。 これはマルチプレクサの切り替え時に見られるリークお・ よび電荷分布の問題を補償する。その結果、水平または わずかに下降する平坦部分が生じる。それによってモジ ュール U O および U 1 における電流の配分はわずかに変 更される。これ以後、100%の電流が一方のモジュー ルに流れ、0%の電流が他方に流れることはなくなる。 【0051】実施例では、各モジュールは一般に、コマ ンドKおよびK*によって制御される3つのトランジス タを備えている。電位VddまたはVssに常に接続さ れている追加されたトランジスタは一般に、他の3つの トランジスタと比べて小さく、最大90%の電流がモジ ュールU0またはU1を通って流れることができる。こ れは常に給電されるトランジスタは他のトランジスダの 1/3でなければならないことを意味する。

【0052】別の一般的な応用例では、係数K0、K1 等によって制御されたトランジスタは二進法(1,2, 4等)で累進するゲート幅を有する。追加のアームに追 加されたトランジスタのゲート幅は上記のゲート幅の最 小幅の半分である。7本の同一アームが存在する別の実 50 常に接続されたアームが全く存在しないときの遅れより

施例を考えることができる。この場合は、追加されたア ームのゲート幅は他のアームのゲート幅の半分である。 【0053】図16(a)~(e)は第1の範囲で何が 起きているかを説明するために用いられる。これらの図 の説明では、図15の回路を頻繁に参照する。図16 (a)および図16(b)は信号m0および時間Tだけ オフセットされた信号m1のタイミング図である。時間 の開始点はm0が0に切り替わる時点と定義する。

【0054】全ての係数kiは1であると仮定しよう。 とれはK=1で最小の遅れがt1に等しい場合に対応す る(図2(b),図4(b)、図6(b),図8(b) を参照)。我々はある範囲の始点におり、電流は主に、 最小の遅れを有する信号を受けるモジュールを通って流 れる。○からTの期間では、係数K*によって制御され る図15の全てのPチャネルトランジスタは導通してお り、キャパシタClの充電に寄与している。しかし、m 1が1であるため、図15のNチャネルトランジスタN 12はC1の放電に寄与する。 これは本発明の追加した トランジスタが存在しない場合にのみ起とる。したがっ て、上記の閾値S2には遅れて到達することになる。と れは図16(c)で説明される。曲線CoおよびCiは はそれぞれ、常に接続されたトランジスタの導入前後に おけるキャパシタC1の充電に対応している。時間t1 およびtiはそれぞれ、本発明の改良の前後において、 信号Skが閾値S2に達するのに要する時間に対応す る。したがって、この範囲の始点では、t1より大きい 遅れ t i が存在する。図16(c)から、m1が0に切 り替わると、キャパシタC1の充電が以前より速くなる ことがわかる。これは、P11がこの場合C1の充電に 参加しているということで説明することができる。

【0055】 ここで、全ての値kiは0であると仮定し よう。これはK=Oで最大の遅れがtOに等しい場合に 対応する(図2(b), 図4(b)、図6(b), 図8 (b)を参照)。我々はこの場合ある範囲の終点にい る。電流は主に、最大の遅れを有する信号を受けるモジ ュールを通って流れる。OからTの期間では、モジュー ルU0に関しては、トランジスタP01のみがキャパシ タC1の充電に寄与するが、m1が1であるため、モジ ュールUlの全てのNチャネルトランジスタはキャパシ タC1の放電に有利に働く。したがって、キャパシタは 充電されない。この期間を越えると、m1は0であり、 モジュールU1の全てのPチャネルトランジスタ、並び にP01はC1の充電に寄与している。キャパシタC1 の充電はしたがってPO1が回路内に存在していなかっ たときよりも速い。したがって、この範囲の終点では、 tOより小さい遅れtjが存在する。

【0056】同様の推論はキャパシタの放電に関する低 レベルから高レベルへの変化に適用することができる。 いずれの場合でも、この範囲の始点では、新しい遅れは

【図5】 図1の回路について、遅れの変化を異なる大 きさの制御変数の関数として示したグラフである。 図1の回路の動作を説明するタイミング図。

図1の回路について、遅れの変化を異なる大 【図7】 きさの制御変数の関数として示したグラフである。

図1の回路の動作を説明するタイミング図。 【図8】

【図9】 図1の回路について、遅れの変化を異なる大 きさの制御変数の関数として示したグラフである。

【図10】 複数の遅れの範囲を有する可変遅延回路の CMOS実施例を示す概略図である。

【図11】 複数の遅れの範囲に関する可変遅延回路 の、CMOS技術を用いる詳細な実施例を示す概略図で ある。

【図12】 遅延時間をデジタル制御の関数として表し た理論曲線を示す。

【図13】 複数の遅れ範囲を有する可変遅延回路にお いて実際に観察される遅延時間をデジタル制御の関数と して表した曲線を示す。

【図14】 デジタル制御の関数としての遅れの直線性 を向上させる、図10に示す回路の本発明による改良を 示す。

【図15】 デジタル制御の関数としての遅れの直線性 を向上させる、図11に示す回路の本発明による改良を

【図16】 図11および図15の回路を用いて、ある 範囲におけるデジタル制御の関数として得られる遅延時 間の比較を示す。

【図17】 図11の回路を用いて得られる遅延時間 と、図15の回路を用いて得られる遅延時間との比較を 示す。

С

【符号の説明】

結合回路 C 1 キャバシタ CD制御入力 CN 遅延命令 D 1 主回路 F 整形回路 FΚ 結合信号 MUXO 第1のマルチプレクサ 40 MUX1 第2のマルチプレクサ U1, U2 モジュール T1, T2, T3 バッファメモリ m0, m1 中間信号

も大きく、この範囲の終点では、それより小さい。 【0057】したがって、ある範囲では、図16(e) に示す曲線が得られる。 点a 1 および点b 1 は新しい遅 延曲線の点である。点a1は上述の点A(図12)より 上側で、点blは点B(図12)より下側である。

【0058】図17は範囲内での変化を説明している。 図17では、改良しない場合に生じる遅れの実際の曲線 を点線を用いて示している。 これはぎざぎざの曲線 a b b'cc'dd'である。本発明の改良によって得られ た遅れを表す曲線は実線で示されている。この線は全て 10 一直線上にある点alblb'lclc'ldld'l を通る。点 b 1 に関係する遅れは点 b に関係する遅れよ りはるかに小さく、一方、点b'1に関係する遅れは点 b'に関係する遅れより大きい。

【0059】マルチプレクサ(MUX0またはMUX ~1)が切り替わると、新しい範囲が開始する。図15の 回路を用いた新しい節囲の最初の遅れは図11の回路を 用いて得られた最初の遅れより大きい。このようなアセ ンブリの利点は、マルチプレクサが切り替わった場合で も、、この遅れは必ず増加する点にある。追加された「低 20 い」範囲の差to-tjおよび高い範囲の差ti-t1 は図13の偏差AB'またはCC'より共に大きい。

【0060】したがって、デジタルコマンドは係数Ki の値およびマルチプレクサの切り替えをより効率的に制 御することができる。実際に、このコマンドがサーボ制 御動作によって生じる場合は、サーボ制御関数が負の傾 き(bb'、cc')を有し、特に利得曲線のbまたは cにおけるピークによってこのサーボ制御関数が点bに 関係する値の周辺で発振するようにする。

【0061】図17はさらに、得られた遅延曲線の比較 30 を示している。曲線Colは常に接続されたアームが全 く存在しないときの遅延時間を表し、曲線Co2は常に 接続されたアームを有する回路における遅延時間の特性 を表す。曲線Co2は、最適な線型性に近いことを示し ている。このようにして、遅れはどんな場合でも依然と して増加する。


【図面の簡単な説明】


【図1】 複数の遅れの範囲を有する可変遅延回路を示 す概念図である。

【図2】 図1の回路の動作を説明するタイミング図。


【図3】 図1の回路について、遅れの変化を異なる大 きさの制御変数の関数として示したグラフである。

【図4】 図1の回路の動作を説明するタイミング図。







[図4]




【図6】




【図13】




[図8]




【図9】





[図10]




[図11]








【図15】







[図17]

